一共有8个调试寄存器DR0--DR7,DR0-DR3可以分别设置4个断点的线性地址，DR4-DR5保留未用，DR6是断点状态寄存器，DR7是断点控制寄存器(包括断点类型、断点长度，断点开放/禁止)七、测试寄地址指针与变址寄存器包括4个16位寄存器：堆栈指针寄存器SP、基址指针寄存器BP、源变址寄存器SI和目的变址寄存器DI。它们一般用来存放主存地址的段内偏移地址，用于形成20位物理地址
≥ω≤ 注意我这里的指向打了引号，段寄存器中存储的并不是内存段的直接地址，而是段选择子，它的结构如下：16个bit 长度的段寄存器内容划分了三个字段：PRL:特权请求级，就是我们常说的CPU的寄存器结构CPU的寄存器结构计算机的硬件有三个基本要素，CPU、内存和I/O。CPU负责解释、执⾏程序，从内存或I/O输⼊数据，在内部进⾏运算，再把运算结果输出到内存或I/
寄存器R8～R12在ARM体系结构中没有特定的用途。不过对于那些只使用R8～R14来说就足够处理的简单的中断，FIQ所单独使用的这些寄存器可实现快速的中断处理。2、堆栈指针R13 寄存器R1STM32F1的GPIO电路结构图1、浮空输入模式(FLOATING-IN Mode) 在浮空输入模式，内部上拉电阻和下拉电阻全部断开，管脚上的信号经过内部的“TTL肖特基触发器”，加
1.寄存器是中央处理器内的组成部分。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和地址。在中央处理器的控制部件中，包含的寄存器有指令寄存器(IR)和程序计数器(PC段寄存器结构控制寄存器(32bit) 控制寄存器记录cpu运行过程中自身的一些关键信息，包括cr0~cr4寄存器。cr0寄存器PG:开启分页模式CD:控制Cache高速缓存功能，CD=1关闭该功能NW:控
